пропозиції роботи
O grupie
Grupa traktujaca o projektowaniu i weryfikacji ukladow elektronicznych w jezykach HDL.
- Typ:
- Grupa otwarta
- Dołączanie:
- każdy może dołączyć
- Założona:
- 30.05.2008, 11:32
- Kategoria:
- Pozostałe
- Tagi:
- VHDL, Verilog, SystemVerilog, SystemC, OVA, PSL, EDIF, SDF, elektronika, projektowanie
Założyciel:
|
Moderatorzy:
|
